next up previous contents index
Next: パイプライン型 Up: AD変換器と構造 Previous: フラッシュ方式   目次   索引

インターポーレーション型

並列型を変形した方式である。 コンパレータ数を減らすため、 AD変換の全ビットを比較するのではなく、 上位の半分程度、14bitであれば、7もしくは6ビット分の フラッシュADCを構成する。

この前段のフラッシュADCからの出力をADCでアナログとして 入力との差を取り残差とし、次の段では この残差を逐次比較型で変換する。 前段と後段の変換結果を合せてAD変換の全ビットとする。 つまり、粗い刻みのフラッシュ型を用いて変換し、 量子化誤差を逐次比較型で補間変換する方式であり、 補間式並列比較方式とも言える。

前段では全ビットフラッシュ型のADCに比較して コンパレータの数を大幅に減らせ、 小型化が可能となり、 逐次比較に対して高速化でき、 低消費電力化が可能になる。

図 4.15: インターポーレーション式ADC
\includegraphics[scale=0.7]{TgifFigs/intpolAD.eps}



Ken Kishimoto 2014-06-02